

**CONTROL DE INVERSOR MULTINIVEL MODULAR MMC MONOFÁSICO DE
500W A 120 VRMS**



**LUIS NICOLAS ESPINOSA VÁSQUEZ
2150768
JAMES RAMÍREZ ARENAS
2150465**

**UNIVERSIDAD AUTÓNOMA DE OCCIDENTE
FACULTAD DE INGENIERÍA
DEPARTAMENTO DE AUTOMÁTICA Y ELECTRÓNICA
PROGRAMA INGENIERÍA ELECTRÓNICA Y TELECOMUNICACIONES
SANTIAGO DE CALI
2021**

**CONTROL DE INVERSOR MULTINIVEL MODULAR MMC MONOFÁSICO DE
500W A 120 VRMS**



**LUIS NICOLAS ESPINOSA VÁSQUEZ
JAMES RAMÍREZ ARENAS**

**Proyecto de grado para optar al título de
Ingeniero Electrónico y de Telecomunicaciones**

**Director
JOHNNY POSADA CONTRERAS
Doctor en Ciencias de Ingeniería Eléctrica**

**UNIVERSIDAD AUTÓNOMA DE OCCIDENTE
FACULTAD DE INGENIERÍA
DEPARTAMENTO DE AUTOMÁTICA Y ELECTRÓNICA
PROGRAMA INGENIERÍA ELECTRÓNICA Y TELECOMUNICACIONES
SANTIAGO DE CALI
2021**

Nota de aceptación:

Aprobado por el Comité de Grado en cumplimiento de los requisitos exigidos por la Universidad Autónoma de Occidente para optar al título de Ingeniero Electrónico y de Telecomunicaciones

JUAN ESTEBAN PALACIOS DUARTE
Jurado

Santiago de Cali, 27 de agosto de 2021

AGRADECIMIENTOS

Inicialmente dentro del ámbito académico quiero agradecer a nuestra institución, la Universidad Autónoma de Occidente, por permitirme realizar mi formación profesional en una universidad de tanto prestigio; en segundo lugar agradecer al docente, Johnny Posada Contreras, quien además de ser un excelente profesor en su asignatura Electrónica de potencia, brindó su apoyo y acompañamiento para la realización de este proyecto, también por haberme dado la oportunidad de pertenecer al semillero de investigación SmartGrids & MicroGrids. Quiero agradecer a 3 docentes del departamento, que generaron en mí un gran respeto y admiración gracias a su conocimiento y capacidad de transmitirlo, además impactaron fuertemente en mi formación, Cesar Marino Rojas, Jimmy Tombe Andrade y David Fernando Ramírez.

Quiero agradecer en el ámbito personal a mis padres, Esther Arenas, James Ramírez y mi hermano mayor, Marlon Ramírez, quienes fueron y serán siempre mi motivación principal para realizar mis estudios y continuar con los proyectos en mente, que son el paso siguiente luego de culminar mi carrera, también agradecer a una persona que me apoyó sentimentalmente un poco más de la mitad de mi carrera, realmente aprendí muchas cosas de ella, a pesar de las cosas malas, todo lo que aprendí me lleva a ser lo que hoy día soy y aunque en estos momentos ya no hace parte de mi vida, merece un lugar dentro del presente texto, Catalina Yanguas.

Por último, pero no menos importante, quiero agradecerme a mí mismo; quiero agradecer porque nunca me di por vencido, quiero agradecer por tratar de mejorar cada día, por no ser conformista, por tratar de siempre dar lo mejor de mí, quiero agradecer por ser yo.

James Ramírez Arenas.

Principalmente quiero agradecer a una persona muy especial en mi vida, la cual durante todo mi trayecto como persona se ha encargado de velar por mi bienestar e inculcarme sus valores éticos y morales para ser quien soy el día de hoy. A mi madre, María Eugenia Vásquez por su esfuerzo, dedicación y compromiso incondicional, solo puedo decir ¡gracias madre! De igual manera y no menos importante, quiero agradecer a mi núcleo familiar que siempre me apoyó en cada paso y decisión como lo fueron mis hermanos Juan Sebastián Sánchez, Tomas Reyes, mi padrastro Carlos Tulio Reyes y mi novia Luisa Maria Aguirre.

Por otra parte, quiero resaltar la importancia de mis compañeros y amigos Santiago Cifuentes y Bryan Gómez, los cuales fueron de gran ayuda y apoyo en la recta final de mi carrera potenciando mis habilidades gracias al equipo de trabajo conformado. Por último, quiero resaltar al igual que mi compañero James al docente David Fernando Ramírez, el cual me infundió una gran admiración debido a su pasión y forma de enseñar, logrando explotar mis capacidades de aprendizaje y aprender que siempre se puede dar un paso más.

Luis Nicolas Espinosa.

CONTENIDO

	pág.
RESUMEN	17
ABSTRACT	18
INTRODUCCIÓN	19
1.1 OBJETIVOS	20
1.2 ESTRUCTURA	21
2. ESTADO DE LA CUESTIÓN EN CONVERTIDORES MULTINIVEL	22
2.1 CONTEXTUALIZACIÓN	22
2.2 TOPOLOGÍAS	23
2.2.1 Diode Clamped	25
2.2.2 Fly Capacitor	27
2.2.3 Cascaded H-Bridge	29
3. PARAMETRIZACIÓN DE DISEÑO DEL MMC	31
3.1 REQUERIMIENTOS DEL DISEÑO	31
3.1.1 Alimentación de entrada	31
3.1.2 Número de niveles	32
3.1.3 Potencia de salida	32
3.1.4 Tipo y valor de tensión de salida	33
3.2 PROCESO DE DISEÑO	33
3.2.1 Módulo puente completo (Bridge cell)	33
3.2.2 Dimensionamiento de los switches	34

3.2.3 Red Snubber	35
3.2.4 Modo de activación de los interruptores	37
3.2.5 Secuencia de conmutación	40
3.2.6 Tiempos muertos	40
3.2.7 Filtros	42
3.3 DIAGRAMA DE BLOQUES	47
4. TECNICAS DE MODULACION Y CONTROL	49
4.1 MODULACIÓN A BAJA FRECUENCIA	49
4.1.1 Space vector modulation (SVM)	49
4.1.2 Selective harmonics elimination (SHE)	51
4.2 MODULACIÓN A ALTA FRECUENCIA	53
4.2.1 Alternative phase opposite disposition (APOD)	55
4.2.2 In phase disposition (IPD)	56
4.2.3 Phase opposition disposition (POD)	57
4.3 CONTROL	58
4.3.1 Diseño del controlador	59
4.3.2 Síntesis del controlador	61
5. ENTORNO DE SIMULACION	65
5.1 SIMULACIÓN DEL SISTEMA	65
5.2 MODULACIÓN	69
6. VERIFICACION EXPERIMENTAL	74
6.1 MODULACIÓN	74
6.2 TENSIÓN Y POTENCIA DE SALIDA	75

6.3 CALIDAD DE SEÑAL	78
CONCLUSIONES	81
REFERENCIAS	83
ANEXOS	87

LISTA DE FIGURAS

Fig. 1 Clasificación de convertidores de alta potencia.	23
Fig. 2 Clasificación de convertidores de fuente de voltaje.	24
Fig. 3 Inversor Diode-Clamped de tres niveles.	26
Fig. 4 Inversor Flying Capacitor de tres niveles.	28
Fig. 5 Esquema general de un Inversor Cascaded H-Bridge de n niveles (a)	30
Fig. 6 Alimentación de los módulos.	32
Fig. 7 Esquema inversor puente completo clásico de dos niveles.	33
Fig. 8 Configuración de los componentes del Snubber de apagado RCD.	35
Fig. 9 Módulo puente completo.	37
Fig. 10 Flujo de la corriente a través de los transistores en conducción, Q1 y Q2.	37
Fig. 11 Flujo de la corriente a través de los transistores en conducción, Q3 y Q4.	38
Fig. 12 Cuatro módulos puente completo conectados entre sí y flujo de la corriente a través de estos.	39
Fig. 13 Características de la conmutación de IGBTs.	40
Fig. 14 Circuito para generación de tiempos muertos.	41
Fig. 15 Respuesta en frecuencia de un filtro LC de segundo orden con diferentes factores de amortiguamiento.	43
Fig. 16 Configuración del filtro LC con amortiguamiento.	43
Fig. 17 Respuesta en frecuencia del filtro LC sin amortiguamiento y con amortiguamiento.	44
Fig. 18 Configuración filtro LC de salida.	45
Fig. 19 Diagrama de bloques del sistema completo	47
Fig. 20 Diagrama de bloques lazo de realimentación.	48

Fig. 21 Diagrama espacio vectorial para un convertidor de 5 niveles.	50
Fig. 22 Vector de referencia generando secuencias de conmutación.	51
Fig. 23 Ángulos de disparo y forma de onda de salida de una SCM.	52
Fig. 24 Estructura de modulación	53
Fig. 25 convertidor MMC 9 niveles a lazo abierto	54
Fig. 26 APOD con señal de referencia (Moduladora).	55
Fig. 27 Resultados THD para la modulación APOD.	55
Fig. 28 IPD con señal de referencia (Moduladora).	56
Fig. 29 Resultados THD para la modulación IPD.	56
Fig. 30 POD con señal de referencia (Moduladora).	57
Fig. 31 Resultados THD para la modulación POD.	57
Fig. 32 Diagrama de bloques de un sistema realimentado.	60
Fig. 33 Tarjeta LaunchPad Piccolo MCU F280049C.	62
Fig. 34 Bloque en SimuLink y configuración de los módulos PWM.	62
Fig. 35 Bloque en SimuLink y configuración del módulo ADC.	63
Fig. 36 Ubicación del controlador dentro del sistema.	63
Fig. 37 Controlador implementado en SimuLink.	64
Fig. 38 Modelo del sistema completo.	65
Fig. 39 Tensión de salida y tensión de referencia.	66
Fig. 40 Tensión de salida filtrada y sin filtrar.	67
Fig. 41 Arreglo de cargas variable.	67
Fig. 42 Tensión y corriente de salida con carga variable.	68
Fig. 43 Respuesta del controlador del sistema frente a un escalón.	68
Fig. 44 IPD con señal de referencia (Moduladora).	69

Fig. 45 Configuración del módulo de salida pwm.	70
Fig. 46 Emulación modulación IDP.	71
Fig. 47 Configuración de bloques para emulación de la modulación IDP.	71
Fig. 48 Pulsos de activación puente 1.	72
Fig. 49 Pulsos de activación por puente.	73
Fig. 50 Reconstrucción de pulsos de activación por módulo (experimentales).	74
Fig. 51 Tiempo muerto en señales de activación.	75
Fig. 52 Especificación de las fuentes de alimentación del sistema.	76
Fig. 53 Fuentes de alimentación del sistema.	76
Fig. 54 Potencia máxima medida a la salida del convertidor.	77
Fig. 55 Tensión sinusoidal de salida.	78
Fig. 56 Resultados Analizador de redes.	79
Fig. 57 Análisis espectral FFT de la tensión de salida.	80

LISTA DE TABLAS

Tabla I Estados de conmutación de la topología Diode Clamped.	26
Tabla II Estados de conmutación de la topología Fly Capacitor.	28
Tabla III Requerimientos del diseño	31
Tabla IV Características relevantes del IGBT FGH20N60SFD.	34
Tabla V Valores calculados para el diseño del convertidor.	48
Tabla VI Porcentaje de THD según tipo de modulación	58
Tabla VII Valores calculados para el diseño del controlador.	64
Tabla VIII Simbología analizadora de redes.	79
Tabla IX Componentes armónicos de la señal.	79
Tabla X Límites de distorsión de tensión.	80

LISTA DE ANEXOS

	pág.
Anexo A. PCB	87
Anexo B. Banco de carga	89
Anexo C. Test bed	90

GLOSARIO DE ACRONIMOS Y ABREVIATURAS

ADC: convertidor análogo a digital (*Analog-digital converter*)

APOD: disposición alternativa de fase contraria (*Alternative phase opposite disposition*)

BC: módulo de puente completo (*Bridge Cell*)

CBC: celdas puente completo en cascada (*Cascade bridge cell*)

DSP: procesador digital de señales (*Digital signal processor*)

EMI: ruido electromagnético (*Electromagnetic interference*)

FFT: transformada rápida de Fourier (*Fast Fourier transform*)

FPGA: matriz de puertas lógicas programables (*Field programmable gate array*)

GPIO: entrada/Salida de Propósito General (*General Purpose Input/Output*)

HVDC: corriente continua de alta tensión (*High voltage direct current*)

IGBT: transistor bipolar de puerta aislada (*Insulated Gate Bipolar Transistor*)

IPD: disposición en fase (*In phase disposition*)

MMC: convertidor modular multinivel (*Modular multilevel converter*)

PLD: dispositivo lógico programable (*Programmable logic device*)

POD: disposición en fase opuesta (*Phase opposite disposition*)

PR: proporcional Resonante (*Proportional resonant*)

PR+H: proporcional Resonante más armónicos (*Proportional resonant plus harmonics*)

PWM: modulación por ancho de pulso (*Pulse width modulation*)

RTI: interfaz en tiempo real (*Real time interface*)

SCM: modulación en escalera (*Staircase modulation*)

SDCS: conjunto de fuentes DC independientes (*Several separate dc sources*)

SHE: eliminación selectiva de armónicos (*Selective harmonics elimination*)

SPWM: modulación por ancho de pulso senoidal (*Sinusoidal pulse width modulation*)

SVM: modulación por espacio vectorial (*Space vector modulation*)

THD: distorsión armónica total (*Total harmonic distortion*)

GLOSARIO DE SIMBOLOS Y TERMINOS

Damped filter: filtro amortiguador

Duty cycle: ciclo útil; tiempo en on de señal PWM

Ma: índice de modulación

Undamped filter: filtro sin amortiguador

Vac / AC / CA: tensión alterna de alimentación

Vdc / DC / CC: tensión continua de alimentación

Vrms: tensión media cuadrática

RESUMEN

Este trabajo de grado se centra en el diseño, elaboración y verificación de un inversor multinivel modular monofásico de 500w a 120 Vrms, debido a la necesidad de implementar un dispositivo para la conversión de energía eléctrica en el semillero de investigación SmartGrids & MicroGrids de la universidad Autónoma de Occidente. El objetivo principal fue implementar un control escalar sobre un convertidor MMC (Por sus siglas en inglés Modular Multilevel Converter) de nueve niveles monofásico partiendo de una fuente de DC. Se plantea una metodología clara para la implementación de dicho dispositivo totalmente funcional, bajo los criterios de diseño presentados posteriormente y normatividad IEEE 519-2014 que regula la distorsión armónica en el punto de conexión a la red.

Palabras clave: MMC, Inversor multinivel, THD, Modulación multinivel.

ABSTRACT

This degree work focused on the design, elaboration, and verification of a single-phase modular multilevel inverter of 500w at 120 Vrms, due to the need to implement a device for the conversion of electrical energy in the SmartGrids & MicroGrids research hotbed of the university. Autonomous of the West. The main objective was to implement a scalar control on a single-phase nine-level MMC converter starting from a DC source. A methodology with a qualitative and quantitative approach was proposed on the implementation of said device. Thus, obtaining a fully functional hardware under the design criteria presented later and IEEE 519-2014 regulations that regulate harmonic distortion at the point of connection to the network.

Keywords: MMC, Multilevel inverter, THD, Multilevel modulation.

INTRODUCCIÓN

Los convertidores modulares multinivel representan una alternativa moderna, eficiente y confiable frente a la necesidad de nuevas técnicas de conversión de energía que requieren mayor potencia y mejor calidad de esta. Durante las últimas décadas, la electrónica de potencia ha contado con una evolución irrefutable; originada por el avance e investigación de los dispositivos semiconductores de potencia, las novedosas arquitecturas de los convertidores y su disminución de costos de fabricación. Generando así, un incremento constante de nuevos dispositivos electrónicos conectados a la red eléctrica.

Los dispositivos electrónicos cuyo funcionamiento se basa en la conmutación de elementos semiconductores para la transformación de energía continua a alterna, no entregan una señal sinusoidal totalmente pura a causa de la contaminación armónica por el tipo de modulación o topología utilizada. La distorsión armónica total (THD) es uno de los principales problemas de los convertidores de dos niveles o “convencionales” que la electrónica de potencia busca eliminar o minimizar, ya que las normativas en calidad de energía son más exigentes en cada una de sus actualizaciones. Estos convertidores, fuera de operar con dos niveles de tensión (V_{dc} , - V_{dc}), requieren de un filtro robusto a su salida el cual genera pérdidas de energía y eficiencia.

En comparación con el convertidor mencionado anteriormente, los convertidores multinivel presentan porcentajes de contenido armónico inferior, ya que estos disponen de un mayor número de niveles de tensión, obteniendo a la salida una onda semejante a la deseada, por lo cual este no requiere un filtro tan robusto permitiendo así reducir su tamaño y costo, manteniendo un punto de funcionamiento más eficiente minimizando pérdidas de energía y aumentando su respuesta dinámica.

Las topologías más comunes en el campo de los inversores multinivel son: convertidor con diodos anclados (Diode Clamped), convertidor con capacitores flotantes (Flying capacitor) y convertidor puente H en cascada (Cascaded H-Bridge); siendo esta última el enfoque general del presente trabajo buscando ahondar en sus principales características de funcionamiento. Para ello se estructura una metodología de trabajo en búsqueda de verificar la respuesta de las diferentes técnicas de modulación y frecuencias de conmutación de los elementos semiconductores. Posteriormente, analizando sus espectros en frecuencia y porcentaje de THD entregado por el sistema, para determinar la cantidad de niveles óptimos y mejor estrategia de control para la elaboración del dispositivo final.

1.1 OBJETIVOS

El alcance de este trabajo es:

- Implementar un control escalar sobre un convertidor MMC monofásico de 500W y nivel de tensión de 120 Vrms partiendo de una fuente de DC.

A través de los siguientes objetivos específicos:

- Diseñar una configuración de inversor MMC monofásico para una tensión de 120 Vrms monofásico a 500W.
- Implementar la configuración de inversor MMC monofásico diseñado y según especificaciones establecidas.
- Diseñar el algoritmo de control para el MMC implementado.
- Aplicar el controlador escalar sobre el convertidor MMC en el laboratorio.
- Verificar la operación del controlador para el MMC sobre el hardware implementado.

1.2 ESTRUCTURA

En el siguiente apartado se detalla la metodología y estructura utilizadas en el trabajo de grado.

- **Capítulo 1.** Estado de la cuestión en convertidores multinivel

El capítulo 1 habla del estado de la cuestión en cuanto a diferentes topologías de convertidor multinivel se refiere. Abordando así, sus principales características, ventajas, desventajas, aplicaciones y funcionamiento. Centralizando el estudio de una manera más específica en los convertidores (Cascaded H-Bridge).

- **Capítulo 2.** Parametrización del diseño

En este capítulo se establecen las características físicas y de funcionamiento del hardware propuesto. Así como también, se calculan los valores teóricos de los componentes a utilizar y se presentan los diagramas de bloques del sistema a construir.

- **Capítulo 3.** Técnicas de modulación y control

En este capítulo se aborda las diferentes técnicas de modulación existentes, criterios de selección y resultados de cada una en simulación, también se muestra el proceso de diseño del controlador.

- **Capítulo 4.** Entorno de simulación

En este capítulo se aborda el software utilizado para emular el inversor multinivel y obtener un primer acercamiento al funcionamiento general del sistema.

- **Capítulo 5.** Verificación experimental

Finalmente, el capítulo 5, presenta los resultados obtenidos a nivel experimental, se evidencia con fotografías tomadas en el laboratorio y pueden ser comparadas con los resultados obtenidos en las simulaciones.

2. ESTADO DE LA CUESTIÓN EN CONVERTIDORES MULTINIVEL

Resumen – En este capítulo se presentan las diferentes topologías de convertidores multinivel más conocidas. Abordando así, sus principales características, ventajas, desventajas, aplicaciones y funcionamiento. Centralizando el estudio de una manera más específica en los convertidores (Cascaded H-Bridge).

2.1 CONTEXTUALIZACIÓN

Uno de los enfoques de la electrónica de potencia busca mejorar todas las etapas de procesamiento de la energía eléctrica, como la generación, conversión, distribución y transmisión. Una de las principales restricciones de los convertidores de potencia reposa en sus capacidades operativas por los dispositivos de conmutación, cuyas limitaciones están impuestas por las características físicas de los materiales semiconductores. [1] Por esto, esta disciplina busca adentrarse en el campo del desarrollo de nuevos dispositivos de conversión de energía con mayores capacidades de resistencia a la tensión eléctrica abriendo camino a la implementación de nuevas topologías de conversión de energía. Ahora bien, los convertidores multinivel (Considerando multinivel a partir de 3 niveles), tienen características adicionales importantes respecto a las topologías clásicas de dos niveles, como disminuir la corriente, aumentar la densidad de potencia, disminuir THD, contener pérdidas en conducción, reducir costos en conductores y, por tanto, mejorar el rendimiento del convertidor. Sin embargo, estas topologías multinivel incrementan en gran medida el número de dispositivos electrónicos o elementos complementarios de almacenamiento de energía en el circuito.

Esto conlleva a que la dinámica del dispositivo posee restricciones que se deben tener en cuenta. Asimismo, al aumentar el número de elementos conmutables, aumentan las señales de control de los dispositivos, y se necesitan algoritmos de conmutación más elaborados para cumplir con las múltiples restricciones del problema de control (número de conmutadores / número de estados redundantes, densidad de potencia, pérdidas desequilibradas, confiabilidad, etc.). Todo esto da pie a un amplio campo de investigación sobre el estudio de topologías multinivel existentes. [2]

2.2 TOPOLOGÍAS

Como se mencionó anteriormente el enfoque principal del presente trabajo se basa en el convertidor CC/CA cascaded h-bridge, siendo este un caso puntual en la diversa gama de convertidores de varios niveles. De igual manera, se presentan las topologías multinivel clásicas, con sus respectivas características. Ilustrando así, un paneo completo de las topologías más estudiadas y sus variaciones. [4]




Fig. 1 Clasificación de convertidores de alta potencia. [4]

Dentro de la clasificación de convertidores de alta potencia (Fig. 1) se encuentra una gran variedad de topologías y características de funcionamiento, los cuales dependiendo de su entorno y requerimientos tienen un mejor desempeño en la conversión de energía eléctrica. [5] Por esto, y debido a los requerimientos del presente trabajo, la investigación se centra en los convertidores de voltaje (Fig. 2). [4]




Fig. 2 Clasificación de convertidores de fuente de voltaje. [4]

Actualmente, las topologías multinivel más importantes y de mayor investigación se encuentran: [1] [4] [5]

- Convertidor por fijación de diodos (Diode-Clamped Converter)
- Convertidor por capacitancias flotantes (Flying-Capacitor Converter)
- Convertidor con conexión en cascada de puentes H (Cascaded Full-Bridge Converter)

Sin embargo, subsisten diferentes topologías de convertidores de menor estudio, debido a que se encuentra poca documentación. Algunos son variaciones de las ya mencionadas anteriormente como:

- Convertidor New Diode-Clamped
- Convertidor Diode/Capacitor-Clamped
- Convertidor multinivel generalizado
- Convertidor acoplado por transformador
- Convertidor con conmutación suave
- Convertidor híbrido asimétrico
- Convertidor con puentes en cascada y fuentes CC-CC con aislamiento
- Convertidor matricial

2.2.1 Diode Clamped

El circuito presentado en la Fig. 3, hace referencia a la topología del inversor de diodo anclado de 3 niveles. En este arreglo, gracias a las capacitancias en serie, C1 y C2, la tensión de salida puede adquirir tres valores de tensión ($\frac{V_{dc}}{2}, 0, -\frac{V_{dc}}{2}$), por medio de los estados de conmutación ilustrados en la Tabla 1. La principal diferencia de esta topología de 3 niveles consiste en los diodos D1 y D1', encargados de bloquear la tensión en los interruptores a la mitad de la tensión del bus de continua.

Tabla I
Estados de conmutación de la topología Diode Clamped.

Interruptores Conduciendo	Tensión
[S ₁ ,S ₂]	$V_{dc}/2$
[S ₁ ',S ₂] o [S ₁ ,S ₂ ']	0
[S ₁ ',S ₂ ']	$-V_{dc}/2$

Al considerar esta topología con un número mayor de niveles, se incrementa el número de componentes semiconductores. Para un convertidor de N niveles de tensión necesita (N-1) capacitancias en paralelo con el bus de DC, bloqueando cada una $\frac{V_{dc}}{N-1}$.

A diferencia que cada interruptor solo tiene que resistir $\frac{V_{dc}}{N-1}$, los diodos han de soportar diferentes niveles de tensión inversa, los cuales deben bloquear la tensión de más de una capacitancia, dependiendo del estado de conmutación de los interruptores. Asumiendo que la tensión pico por rama es la tensión que debe bloquear cada diodo, el número de diodos necesarios en cada fase es (N-1) · (N-2). [7]




Fig. 3 Inversor Diode-Clamped de tres niveles. [7]

Las principales ventajas de esta topología se pueden resumir en: [6]

- La tensión que deben soportar los interruptores es sólo la mitad de la tensión del bus de continua, por lo que pueden soportar mayores niveles de potencia.
- Alta eficiencia debido a que los dispositivos conmutan a la frecuencia fundamental.
- El método de control para la conmutación de los interruptores es sencillo.
- A mayor número de niveles, el THD es lo suficientemente bajo para evitar el uso de filtros.

Las principales desventajas de esta topología se pueden resumir en: [7]

- Los diodos utilizados en esta topología requieren características de recuperación de alta velocidad que deben ser capaces de soportar la corriente nominal del convertidor, además están sometidos a un gran estrés de recuperación inversa.
- En las topologías con N niveles, los diodos soportan tensiones cada vez mayores, este hecho complica el diseño y eleva los requisitos de fiabilidad y costes.
- El método de control para la conmutación de los interruptores se complica.

2.2.2 Fly Capacitor

El circuito presentado en la Fig. 4, hace referencia a la topología del inversor de condensadores volantes de 3 niveles, considerada como la principal alternativa a la topología Diode-Clamped. En ella, la función principal de los condensadores es bloquear la tensión a un nivel establecido. Para lograr obtener una tensión alterna sintetizada de tres niveles a la salida ($\frac{V_{dc}}{2}, 0, -\frac{V_{dc}}{2}$), los interruptores deben seguir los estados de conmutación ilustrados en la Tabla. 2. El condensador C1 se carga cuando S1' y S1 conducen, y se descarga cuando lo hacen S2' y S2. Para la respectiva carga y descarga de C1 debe equilibrarse con una adecuada sincronización en los estados de conmutación de los interruptores.

Tabla II

Estados de conmutación de la topología Fly Capacitor.

Interruptores Conduciendo	Tensión
[S ₁ ,S ₂]	$V_{dc}/2$
[S ₁ ',S ₂] o [S ₁ ,S ₂ ']	0
[S ₁ ',S ₂ ']	$-V_{dc}/2$

Al considerar esta topología con un número mayor de niveles, se presenta como mejor alternativa que la topología Diode-Clamped, ya que requiere la mitad de condensadores como diodos necesita la topología Diode-Clamped (en un inversor de N niveles, $\frac{(N-1)*(N-2)}{2}$ condensadores por fase) sin presentar las limitaciones de los semiconductores utilizados en el anterior convertidor. [7]




Fig. 4 Inversor Flying Capacitor de tres niveles. [7]

Las principales ventajas de esta topología se pueden resumir en: [6]

- El contenido armónico del inversor es lo suficientemente bajo como para prescindir de un filtro de salida.
- Control del flujo de potencia real y reactiva.
- Redundancia de los estados de conmutación para balancear distintos niveles de tensión.
- Por su alto número de capacitancias de almacenamiento, el inversor puede operar durante cortes de energía.

Las principales desventajas de esta topología se pueden resumir en:[6]

- Puede generarse una resonancia parásita entre los condensadores de desacople.
- Las pérdidas por conmutación son altas para la transmisión de potencia real.
- Se necesita una cantidad elevada de capacitores de almacenamiento a medida que aumenta el número de niveles del inversor.

2.2.3 Cascaded H-Bridge

El circuito presentado en la Fig. 5 (a), se basa en la conexión en cascada de M inversores puente completo monofásicos de tres niveles con fuentes de alimentación independientes, cada módulo o puente genera tres tensiones a su salida: (V_{dc} , 0, $-V_{dc}$). Siendo la función principal de esta topología, la síntesis de tensión de los M inversores conectados, obteniendo una tensión alterna que oscila entre $-4 \cdot V_{dc}$ y $4 \cdot V_{dc}$ con nueve niveles de tensión figura 5 (b), con forma de onda escalonada casi senoidal. La alimentación de los módulos se basa en un conjunto de fuentes de energía independientes SDCS (por sus siglas en inglés Several separate dc sources), las cuales provienen de baterías, celdas de combustible o celdas solares, turbinas eólicas e hidráulicas. [6]




Fig. 5 Esquema general de un Inversor Cascaded H-Bridge de n niveles (a) Construcción de forma de onda de salida para un MMC de 9 niveles (b). [6]

La modularidad de esta estructura permite un mantenimiento más sencillo de sus puentes H y la redundancia que proporciona aumenta el grado de fiabilidad del sistema. Una de las principales ventajas de este enfoque híbrido es que se puede incrementar el número de niveles sin tener que añadir componentes adicionales, simplemente usando fuentes de alimentación con tensiones diferentes. [6]

Las principales ventajas de esta topología se pueden resumir en: [3]

- En comparación con las topologías mencionadas anteriormente, esta requiere una cantidad inferior de elementos semiconductores para tener la misma tensión de N niveles de salida.
- Se puede utilizar técnicas optimizadas que permiten reducir pérdidas por conmutación aumentando la densidad de potencia.

Las principales desventajas de esta topología se pueden resumir en:[3]

- Utiliza fuentes SDCS lo cuales limitan algunas aplicaciones.
- Tiene un alto número de dispositivos de conmutación, aumentando la complejidad del control.

3. PARAMETRIZACIÓN DE DISEÑO DEL MMC

Resumen – En este capítulo se muestra el proceso mediante el cual se lleva a cabo el diseño del hardware, así mismo los cálculos respectivos para los componentes del convertidor a construir, para así cumplir con las especificaciones propuestas al inicio del presente trabajo; cabe resaltar que esta tesis está enfocada a entender, construir y verificar el funcionamiento de la familia de convertidores MMC, en específico la topología (Cascade Bridge Cells).

3.1 REQUERIMIENTOS DEL DISEÑO

Debido a que este trabajo está enfocado a probar el funcionamiento y control de la topología en estudio; se eligen características eléctricas de tal manera que sea posible su implementación con los recursos disponibles en el laboratorio microrredes eléctricas y electrónica de potencia de la Universidad Autónoma de Occidente, dentro de los cuales están: Potencia de salida, tipo y valor de tensión de salida, número de niveles y forma de generar el bus DC de entrada; estos se observan a continuación de manera detallada.

Tabla III

Requerimientos del diseño

Entrada	Composición		Salida	
Alimentación por módulo	Módulos	Número de niveles	Potencia	Tipo y valor de tensión
45 Vdc	4	9	500 Wrms	120 Vac

3.1.1 Alimentación de entrada

La alimentación principal del sistema está compuesta por 4 buses simétricos de DC independientes para cada módulo Fig. 6, donde cada uno de estos aporta la misma cantidad de tensión y potencia para construir la señal sinusoidal de salida. Cabe resaltar que, las tensiones DC son simétricas ya que la topología elegida es una topología simétrica.




Fig. 6 Alimentación de los módulos.

En el caso de una aplicación real de potencia, cada puente cuenta con su respectivo rectificado y filtrado para obtener así las tensiones DC que alimentan cada uno de los módulos, logrando que su suministro de energía pueda ser proveniente tanto de tensión alterna como tensión continua.

3.1.2 Número de niveles

Entre más niveles tenga el convertidor, se elevan el número de componentes y a su vez el costo del convertidor, para este trabajo sólo se conectan 4 módulos puente completo con los cuales se obtienen $n = (M * 2) + 1$ niveles, siendo M el número de módulos de puente completo (Bridge Cells); este número de módulos es implementable a nivel académico con los recursos que se cuentan en el laboratorio.

A pesar de ser un número bajo de niveles, la señal de salida está tan escalonada (Fig. 5) asemejándose así a su forma de onda senoidal por lo cual en este caso se requiere un filtro no muy robusto; al aumentar el número de niveles llegaría el caso que no sea necesario un filtro a la salida, aunque esto depende de la aplicación en la que se esté trabajando.

3.1.3 Potencia de salida

Para este convertidor se tiene una potencia de 500w RMS; una potencia con la cual el hardware es implementable a nivel de laboratorio. Ya que es un trabajo académico y con el fin de probar el funcionamiento se elige una potencia baja, con ello es suficiente para obtener resultados, sacar conclusiones.

3.1.4 Tipo y valor de tensión de salida

El requerimiento de tensión de salida es de 120 VAC monofásica a la salida del convertidor, siendo esta la tensión nominal reglamentaria en Colombia. Ya que con una sola fase sería suficiente para comprobar el correcto funcionamiento del convertidor, si se quisiera implementar un inversor trifásico MMC se deberían replicar 3 brazos compuestos cada uno por inversores monofásicos conectados en serie, a su vez conectados en delta o estrella según dependa de los requerimientos de entrada y salida del convertidor.

3.2 PROCESO DE DISEÑO

En el diseño del convertidor se pretende resaltar la modularidad; es decir que existan “celdas” las cuales se puedan integrar o en su defecto retirar del sistema, por lo tanto, se tiene una board principal a la cual van acoplados los módulos. Dentro de este proceso, se listan las partes más importantes a nivel hardware junto con sus respectivos cálculos y consideraciones.

3.2.1 Módulo puente completo (Bridge cell)

Se utilizan como celdas del convertidor, módulos de puente completo o también conocidos como “puente H”, los cuales están compuestos por 4 IGBTs conectados como se puede apreciar en la Fig. 7; Adicional al puente, en este diseño se decide dentro del módulo implementar los circuitos adicionales como lo son: redes de ayuda a la conmutación (Snubber), circuitos driver de los IGBTs, leds para indicar el correcto funcionamiento del módulo, fusible para protección de los elementos y por último conectores que acoplan el módulo a la Mainboard, por los cuales ingresan las señales de control respectivamente acondicionadas en dicha tarjeta, el bus DC y la alimentación de circuitos adicionales.




Fig. 7 Esquema inversor puente completo clásico de dos niveles.

3.2.2 Dimensionamiento de los switches

Los interruptores de potencia son los elementos fundamentales en los módulos por lo que es conveniente una buena elección de estos componentes, ya que si son superados los límites especificados por los fabricantes podría generar la destrucción de los dispositivos, para esto se deben tener en cuenta 3 parámetros, el primero es la corriente de colector, ya que, en algún momento circulará a través del transistor la corriente máxima de operación del sistema, el segundo es la frecuencia de conmutación a la cual estarán sometidos y la tercera, es la tensión que deben bloquear dichos elementos.

Teniendo en cuenta estos 3 parámetros entonces, dimensionamos la corriente con $2 * I_{max}$ es decir alrededor de los 8A. La tensión máxima que deben bloquear es igual a V_{dc} que en nuestro caso no supera los 45 Vdc; esto es una gran ventaja de este tipo de convertidores ya que los transistores no deben bloquear grandes niveles de tensión. Por último, tenemos la frecuencia de conmutación que está alrededor de los 5 KHz, una frecuencia de conmutación la cual es soportada por los IGBTs; ya que estos dispositivos están diseñados para operar a frecuencias de hasta 15 KHz sin una disminución significativa en la corriente que pueden conducir.

Tabla IV

Características relevantes del IGBT FGH20N60SFD.

Símbolo	Descripción	Valor	Unidad
Vces	Tensión colector - emisor	600	V
Vges	Tensión compuerta - emisor	± 20	V
Ic	Corriente colector @Tc= 100°C	20	A
Pd	Máxima potencia disipada @Tc= 100°C	66	W
T	Temperatura de funcionamiento	-55 a +150	°C
tf	Tiempo de caída	24 a 48	ns
tr	Tiempo de subida	16	ns

Con base a los requerimientos mencionados en el anterior párrafo, se seleccionó el dispositivo de conmutación IGBT FGH20N60SFD dado que según sus características planteadas en la Tabla 4 soporta los valores sin presentar algún deterioro por excesos en corriente o tensión.

3.2.3 Red Snubber

Los interruptores (IGBT); son los elementos principales de los convertidores de potencia y son los que más estrés eléctrico sufren en el proceso de conversión de energía; de su correcto funcionamiento dependerá la eficiencia y estabilidad del convertidor, es por ello que existen circuitos de ayuda a la conmutación, llamados redes snubber, que cumplen la función de suprimir los picos de tensión y las oscilaciones generadas por los transitorios, mejorando así el rendimiento de los dispositivos y disminuyendo la potencia disipada por estos; a su vez aumenta la vida útil de los transistores. Cuando se decide implementar redes de protección, los interruptores tendrán que bloquear picos de tensión y corriente más bajos, se aumenta el rendimiento del convertidor, no habría excesos de temperatura, pero todo esto a costa de aumentar la complejidad, tamaño y costo de los circuitos. [9]

Existen diversas configuraciones de red Snubber; unas más complejas que otras y con diferentes aplicaciones dependiendo del objetivo que se tenga; En este caso se busca minimizar al máximo las pérdidas por conmutación de los IGBTs y mantener un alto rendimiento en el convertidor, por lo tanto, se diseña un Snubber de apagado RCD. En la Fig. 8, se muestra la disposición de los elementos de la red Snubber sobre el transistor, esta red como su nombre lo indica está formada por una resistencia (R_s), un capacitor (C_s) y un diodo (D).




Fig. 8 Configuración de los componentes del Snubber de apagado RCD.

Durante el transitorio de apagado del interruptor el Snubber se lleva la mayor parte de la corriente, resultando así una disminución considerable en la disipación de potencia del transistor y las oscilaciones generadas por los elementos parásitos y la conmutación se verán amortiguadas.

Cuando el transistor se apaga la corriente de carga lo es llevada a través del diodo D, cargando el capacitor Cs hasta que alcance la tensión de alimentación del circuito, cuando el transistor entra en conducción el capacitor se descarga a través de la resistencia Rs y del propio transistor.[9] Es importante que durante el tiempo que está encendido el transistor, el capacitor Cs se descargue por completo para que al iniciar el siguiente ciclo dicho elemento tenga condiciones iniciales de tensión nulas, es decir que la constante de tiempo RC de los elementos Rs y Cs debe ser menor que el tiempo en ON del transistor.

Considerando un valor que minimiza las pérdidas y teniendo en cuenta la relación entre τ y t_{fi} siendo este el tiempo de caída (*fall time*), el cual se encuentra en la hoja de datos de los dispositivos, se tiene que el valor óptimo para el capacitor Cs que está definido por:

$$C_s = \frac{2 \cdot I_m \cdot t_{fi}}{9 \cdot V_s} \quad (1)$$

Teniendo en cuenta lo mencionado anteriormente, debemos garantizar el tiempo suficiente para que el capacitor Cs pueda cargarse y descargarse en cada ciclo de conmutación; por lo tanto, el tiempo mínimo aceptable es de cinco veces la constante RC; de esta manera se puede calcular la resistencia Rs.

$$R_s = \frac{t_{on}}{5 \cdot C_s} \quad (2)$$

La energía que se almacena en Cs durante el tiempo en off del interruptor, se disipa casi en su totalidad sobre Rs; por lo que se debe tener en cuenta la potencia máxima que debe soportar Rs sin deteriorarse, lo que está definido en (3): [9]

$$P_{Rs} = \frac{C \cdot V_s^2 \cdot f_c}{2} \quad (3)$$

3.2.4 Modo de activación de los interruptores

Cada uno de los módulos puente completo independientemente puede generar 3 niveles de tensión: V_{dc} , 0v y $-V_{dc}$.




Fig. 9 Módulo puente completo.

Los transistores $Q1$ y $Q4$ son complementarios, es decir que la señal de control que llega al transistor $Q4$ es el inverso de la señal que llega a $Q1$; de igual manera los transistores $Q3$ y $Q2$ son complementarios. Ahora bien, para que la tensión entre los puntos A y B sea igual a V_{dc} , se deben activar los transistores $Q1$ y $Q2$.




Fig. 10 Flujo de la corriente a través de los transistores en conducción, $Q1$ y $Q2$.

Para que la tensión entre los puntos A y B sea igual a $-V_{dc}$, se deben activar los transistores Q3 y Q4.




Fig. 11 Flujo de la corriente a través de los transistores en conducción, Q3 y Q4.

Para que la tensión entre A y B sea 0, se deben activar los transistores Q1 y Q3 o los transistores Q4 y Q2 al mismo tiempo; este último estado se presenta cuando el módulo no está aportando tensión a la señal de salida, pero entra en “conducción” permitiendo así la conexión en serie de los otros módulos. Como por ejemplo en la figura 12 podemos observar la conexión de 4 módulos M1, M2, M3 y M4 de los cuales M1 y M4 están aportando V_{dc} a la tensión de salida mientras que M2 y M3 sólo está conectando los módulos, en este orden de ideas la tensión entre f y n sería $2V_{dc}$.




Fig. 12 Cuatro módulos puente completo conectados entre sí y flujo de la corriente a través de estos.

3.2.5 Secuencia de conmutación

Los pulsos de activación que generan la secuencia de conmutación de los transistores provienen de la comparación de una señal senoidal con diferentes señales triangulares con un offset entre sí; mientras la señal moduladora esté por encima de la portadora activará los interruptores los cuales se abren y cierran rápidamente dejando pasar la corriente eléctrica, a medida que la moduladora crece, más módulos aportan a la señal de salida sumándose así las tensiones de cada uno y generando a la salida algo que se asemeja a una señal escalonada de forma senoidal, pero a su vez conmutada en cada “escalón”; lo mismo ocurre en el siguiente semiciclo de la onda senoidal.

Mientras cada módulo esté aportando tensión se estarán activando sus transistores para generar Vdc o -Vdc; mientras la senoidal no alcance la portadora del siguiente nivel, dicho módulo sólo estará conduciendo; es decir sus transistores están activando para generar 0v.

3.2.6 Tiempos muertos

Sabemos que, tanto en las señales como en los dispositivos, los cambios de estado o transiciones no se realizan de manera instantánea como solemos percibir a simple vista; es decir los flancos de bajada y subida tienen cierta pendiente y en el caso de los IGBTs como interruptores de potencia se debe de tener en consideración ésta pendiente.




Fig. 13 Características de la conmutación de IGBTs. [10]

Como podemos ver en la Fig. 13 tenemos las características de un cambio de estado en general de dichos dispositivos, donde podemos observar que la corriente del colector disminuye progresivamente tomando así un tiempo en que la tensión colector-emisor alcance el valor máximo; este tiempo se denomina t_{off} .

A la hora de generar la secuencia de conmutación mencionada anteriormente, se debe tener una consideración muy importante; el hardware de puente completo tiene una limitación física propia de la topología y consiste básicamente en un corto circuito que se produce cuando una pareja de transistores cambia su estado e instantáneamente cambia el estado la siguiente pareja de transistores; provocando así un corto circuito en el bus de DC que alimenta el puente; la manera de evitar este inconveniente es implementando un “delay” o retardo entre las señales de activación de los transistores, equivalente por lo menos al fall time del dispositivo a utilizar [11]; este parámetro lo entrega el fabricante en la hoja de datos y hace parte del t_{off} , el cual equivale al tiempo que le toma a la tensión colector emisor cambiar de un valor máximo a un valor mínimo o en el caso contrario pasar de un valor mínimo a un valor máximo, en este último caso se denomina rise time.

Para lograr esto, existen configuraciones en hardware conformadas principalmente por resistencias, diodos y condensadores que logran generar los retardos de una manera muy simple con la carga y descarga de dichos condensadores, aunque con la aparición de los sistemas digitales estos circuitos analógicos quedan atrás, ya que en la mayoría de los convertidores y circuitos de este tipo se emplean microprocesadores u otras tarjetas de desarrollo para generar las señales de activación, comparadores, controladores, etc. incluso existen sistemas embebidos con módulos dispuestos específicamente para este tipo de aplicaciones.




Fig. 14 Circuito para generación de tiempos muertos.

En la Fig. 14, podemos apreciar una configuración convencional para generar los tiempos muertos entre las señales pwm que activan una pareja de transistores, para ello se emplea un circuito RC el cual genera un retardo en la señal; este retardo es equivalente a la constante de tiempo, los diodos inferiores D2 y D4 dispuestos en antiparalelo tienen la función de brindarle un camino a la corriente de descarga del capacitor sin tener que pasar por la resistencia, así queda una diferencia de tiempo entre el flanco de subida y bajada; tiempo necesario para que los transistores no se activen exactamente al mismo tiempo; se debe calcular los valores de R y C dependiendo del dispositivo a utilizar.

3.2.7 Filtros

Gracias a los diferentes niveles de tensión en los convertidores multinivel, la señal de salida se asemeja a una onda senoidal con porcentajes de THD que disminuyen al aumentar el número de niveles, gracias al bajo contenido armónico que presentan los convertidores multinivel, no es estrictamente necesario utilizar un filtro a la salida; sin embargo en el presente trabajo de grado se implementa un filtro LC a la salida; el cual elimina los armónicos de alta frecuencia restantes; cabe resaltar que esta señal perfectamente puede alimentar motores de inducción o se puede utilizar en otras aplicaciones donde no se requiere un porcentaje bajo de THD en la tensión de alimentación.

- **Filtro EMI:**

Cualquier corriente que circula por un alambre de cobre genera un campo magnético perpendicular al sentido de ésta, el cual a su vez, si varía puede generar corrientes en alambres de cobre que estén cerca de dicho campo; esto es denominado el ruido electromagnético o sus siglas en inglés EMI, aunque también puede ser generado de otras formas, como por ejemplo en los dispositivos donde esté implicada la conmutación, ya sean dispositivos mecánicos o electrónicos; donde se generan elevados picos de tensión. Siendo este el caso de las fuentes conmutadas o convertidores que se tratan en el presente documento. Para eliminar dicho ruido, se implementan filtros EMI; el cual en este caso se conecta en el primario del transformador de entrada para así evitar que el ruido se inyecte en la red y pueda causar daños en otros equipos conectados a la misma línea, otro propósito de los filtros EMI en las fuentes conmutadas, es evitar que voltajes a altas frecuencias pasen a través de la salida de la fuente conmutada.

Un filtro LC podría solucionar dichos problemas, pero un filtro pasivo de segundo orden presenta un pico en la frecuencia de resonancia dependiendo del factor de amortiguamiento, lo que genera un problema, ya que este podría amplificar el ruido presente justo en esta frecuencia. [12]




Fig. 15 Respuesta en frecuencia de un filtro LC de segundo orden con diferentes factores de amortiguamiento.

En general lo que se busca es mejorar el desempeño del convertidor, afectando en lo menos posible al sistema; con una configuración distinta al filtro LC de segundo orden, se puede disminuir considerablemente este pico en la frecuencia de resonancia. agregando una resistencia en serie con un capacitor y estos a su vez en paralelo con el capacitor de salida; esta configuración es denominada “Parallel damped filter”. [12]




Fig. 16 Configuración del filtro LC con amortiguamiento.

La resistencia R_d se agrega con el propósito de disminuir el problema mencionado anteriormente, es decir el pico en la impedancia de salida del filtro LC de segundo orden en la frecuencia de corte, el capacitor C_d tiene la función de bloquear las componentes DC y además permitir la disipación de dicha potencia sobre la resistencia R_d . a continuación, se observa el diagrama de bode comparando el filtro LC de segundo orden y el filtro LC con amortiguamiento.




Fig. 17 Respuesta en frecuencia del filtro LC sin amortiguamiento y con amortiguamiento.

Una de las consideraciones para tener en cuenta a la hora de diseñar el filtro es que la impedancia de R_d debe ser mucho mayor que la impedancia de C_d a la frecuencia de resonancia, y C_d debe tener un valor mucho mayor que C , para así no afectar la frecuencia de corte del filtro LC principal, ya que el circuito adicional tiene el fin de amortiguar.

Para empezar, se elige la frecuencia de corte, asegurando que la señal de 60 Hz no sea atenuada se elige un poco por encima; se define un valor para la capacitancia y se calcula la inductancia o viceversa.

$$f_0 = 120\text{Hz}$$

$$f_0 = \frac{1}{2\pi\sqrt{LC}} \quad (4)$$

Para facilitar el cálculo de R_d se escoge un valor de $n = 4$; con esto se cumple la condición de C_d mucho mayor a C . [12]

$$n = 4$$

$$C_d = n * C \quad (5)$$

$$R_{d(\text{óptimo})} = \sqrt{\frac{L}{C}} * \frac{n+1}{2*n} * \sqrt{\frac{2*n^2*(4+n)}{(2+n)*(4+3*n)}} \quad (6)$$

- **Filtro LC de Salida:**

A pesar de que la señal de salida en este tipo de convertidores está tan escalonada que casi parece una onda senoidal, se debe implementar un filtro LC a la salida para eliminar los armónicos restantes y tener una onda senoidal de mayor calidad. A diferencia de los inversores convencionales de dos niveles que su contenido armónico es superior al 70%, el filtro en este caso es más reducido en tamaño ya que los armónicos restantes en la onda de salida para este diseño de convertidor de 9 niveles son menores al 10%.




Fig. 18 Configuración filtro LC de salida.

Para realizar el cálculo del filtro de salida ilustrado en la figura 18, tenemos las siguientes consideraciones:

$$Z_C \geq 10R_L$$

$$f_c > f_0$$

$$Z_C = \frac{1}{2\pi f_0 C} \quad (7)$$

La impedancia del capacitor C , debe ser mucho mayor a la de carga, por lo menos 10 veces mayor. La frecuencia de corte del filtro f_c debe ser mayor a la frecuencia fundamental de la tensión de salida f_0 , esto con el fin de evitar atenuar la tensión de salida. Ahora bien, para calcular los valores de L y C se tiene que la función de transferencia del filtro está dada por: [13]

$$H = \frac{1}{1 - \omega^2 LC + j\frac{\omega L}{R_L}} \quad (8)$$

El factor de amortiguamiento está definido como:

$$\zeta = \frac{1}{2R_L} \sqrt{\frac{L}{C}} \quad (9)$$

Y la frecuencia angular de oscilación se define como:

$$\omega_0 = \frac{1}{\sqrt{LC}} \quad (10)$$

Por último, se despeja C de la ecuación 11 y L de la ecuación 12:

$$C = \frac{1}{2\zeta\omega_0 R_L} \quad (11)$$

$$L = \frac{1}{\omega_0^2 C} \quad (12)$$

El valor del factor de amortiguamiento se escoge de tal manera que se evite el pico de ganancia en la frecuencia de corte, como se mencionó anteriormente; un valor óptimo es $\zeta = 0,707$. [13]

3.3 DIAGRAMA DE BLOQUES

En general el sistema está conformado por seis etapas y un lazo de retroalimentación, que se agrega cuando se implementa el control del convertidor. Las etapas se pueden apreciar gráficamente en la Fig. 19, posterior se da una breve explicación de cada etapa.




Fig. 19 Diagrama de bloques del sistema completo

En la primera etapa se tiene el filtro de entrada o Filtro EMI, que como ya se mencionó antes, cumple funciones de protección y mejora el rendimiento en este tipo de convertidores, se conecta en el primario del transformador de la siguiente etapa. La segunda etapa está compuesta por un transformador, el cual tiene 5 devanados, 4 de ellos destinados para generar el bus DC de cada módulo puente completo y el devanado restante para la alimentación necesaria de los circuitos adicionales que se necesitan. La tercera etapa es de rectificación y filtrado, está compuesta por 5 puentes de diodos y 5 filtros, los cuales van a cada devanado del transformador y generan la alimentación DC de los 4 módulos y de la circuitería adicional. La cuarta etapa, siendo una de las más importantes, está conformada por 4 módulos Bridge Cell conectados en serie, son los encargados de conmutar la tensión DC, para así generar la señal de salida escalonada deseada. La quinta etapa está conformada por un filtro LC, el cual se encarga de eliminar los armónicos restantes en la señal proveniente de la etapa anterior. La sexta etapa está conformada por el hardware encargado del procesamiento de las señales necesarias para la generación de los pulsos de activación de los transistores de cada uno de los módulos que conforman la cuarta etapa.




Fig. 20 Diagrama de bloques lazo de realimentación.

Dentro del lazo de realimentación tenemos un pequeño subsistema el cual se puede apreciar en la Fig. 20, El cual está conformado por un transformador para disminuir la tensión de salida a un nivel muy bajo, aproximadamente 3Vac; además tiene la función de aislar la circuitería siguiente y la tarjeta encargada del control, ya que grandes tensiones o incluso un corto circuito podrían destruir dichos dispositivos, la siguiente etapa es un convertidor de tensión RMS a DC el cual nos entrega una tensión DC proporcional a la tensión RMS de salida del inversor, por último tenemos un acondicionamiento de la señal resultante, que tiene como finalidad escalar la tensión dentro del rango legible por el módulo ADC incorporado dentro de la tarjeta donde se encuentra sintetizado el controlador.

Tabla V

Valores calculados para el diseño del convertidor.

Filtro de salida	Red snubber	Filtro Emi
L = 7 mH	Diode	L = 253 mH
C = 10 uF	C = 8 nF	C = 0.4 uF
R = 25.8 Ω	R = 1.2 k Ω	R = 1.6 k Ω

4. TECNICAS DE MODULACION Y CONTROL

Resumen – Existen diversas maneras de realizar la modulación en los convertidores electrónicos; el SPWM es la técnica de modulación más conocida y utilizada en este tipo de convertidores; consiste básicamente en la comparación de una señal triangular (portadora) y una señal sinusoidal (moduladora); con esto conseguimos un tren de pulsos que activa los interruptores de potencia. Este tipo de modulación está dentro de la categoría de modulación a alta frecuencia, ya que las señales portadoras regularmente tienen frecuencias del orden de los Khz, existen otros tipos de modulación a baja frecuencia de los cuales se hablará en el presente capítulo.

Es necesario mantener constante la tensión de salida del convertidor a pesar de las variaciones en el valor de la carga que se conecte a su salida; para llevar esto a cabo se implementa un controlador tipo PI, el cual determina el índice de modulación modificando la amplitud de la señal senoidal de referencia del SPWM que genera los pulsos de activación de los IGBT's. El lazo de realimentación se consigue tomando una muestra de la tensión de salida por medio de un transformador que posteriormente se acondiciona para poder ser leída por el bloque DSP.

4.1 MODULACIÓN A BAJA FRECUENCIA

Este tipo de modulación busca obtener formas de onda de gran calidad a la salida de los convertidores y ofrecer la posibilidad de controlar la misma; pero a diferencia de otro tipo de modulación se pretende mantener la frecuencia de conmutación de los switches de potencia en su mínimo. Esto ha sido posible gracias a la evolución en la capacidad de procesamiento de dispositivos como microprocesadores u otros dispositivos lógicos, ya que se requiere en ciertos casos un alto rendimiento en el procesamiento de ecuaciones un tanto complejas; a diferencia de los spwm donde necesariamente se ve implicado hardware que al aumentar los niveles de tensión en los convertidores se transforma en un sistema demasiado complejo.[15] Dentro de esta categoría se encuentran dos estrategias de modulación bastante tratadas en la literatura, como lo son la SVM y la SHE; las cuales son tratadas de manera breve a continuación.

4.1.1 Space vector modulation (SVM)

Este tipo de modulación también conocida como SVPWM ha generado gran interés debido a su fácil implementación en procesadores digitales de señales y aunque se utiliza en sistemas trifásicos permite verlos como un sistema monofásico; se utiliza

generalmente en convertidores de 2 niveles, aunque se ha probado con una gran eficiencia en convertidores de hasta 4 niveles.

Este tipo de modulación permite optimizar los ciclos de trabajo, mejorando así la tensión de salida, gracias a los estados redundantes que aparecen dentro de los algoritmos para generar las señales PWM.

Las desventajas que presenta este tipo de modulación aparecen en la complejidad que surge a la hora de aumentar los niveles del convertidor de forma drástica; ya que al aumentar los niveles aumenta el número de estados en las secuencias de conmutación. De manera general para un inversor de n niveles aparecen n^3 estados de conmutación y $6(n-1) * 2$ triángulos en el diagrama espacio-vectorial. [16]




Fig. 21 Diagrama espacio vectorial para un convertidor de 5 niveles.

Como se menciona; al aumentar 1 nivel al convertidor se agrega 1 anillo hexagonal de triángulos equiláteros, que rodea el hexágono externo H_0 , en la Fig. 21, se puede apreciar un diagrama espacio vectorial para un convertidor de 5 niveles. Dentro del diagrama podemos observar el vector de referencia V_{ref} , para sintetizar dicho vector es necesario que el algoritmo identifique el triángulo de la modulación, siendo en este caso el triángulo comprendido entre los puntos P_1 , P_2 y P_3 , esto se lleva a cabo determinando un conjunto de hexágonos anidados que podemos observar como H_1 , H_2 y H_3 los cuales corresponden respectivamente a un nivel del convertidor. Luego de identificar el triángulo en el que se encuentra enmarcado el vector de referencia, en este caso H_3 , se cambia el origen del vector al punto medio del hexágono que lo contiene; creándose así un nuevo vector V_{ref}' .




Fig. 22 Vector de referencia generando secuencias de conmutación.

Teniendo en cuenta este nuevo vector de referencia V_{ref}' se pueden generar las secuencias de conmutación utilizando el teorema del vector más cercano y asimismo se calculan los tiempos de duración necesarios de cada uno de los vectores, es decir los “duty cycle”. Por ejemplo, en la Fig. 22, se puede apreciar dos secuencias de conmutación, del lado izquierdo: 142 -> 141 -> 041 -> 031. y del lado derecho tenemos 031 -> 041 -> 141 -> 142 Tal cual como se genera para un convertidor de dos niveles. [17]

4.1.2 Selective harmonics elimination (SHE)

La base fundamental de este tipo de modulación es la llamada SCM o modulación en escalera; debido a la forma de onda escalonada que se presenta a la salida, su funcionamiento en realidad es bastante simple y se utilizó mucho en el inicio de los convertidores multinivel gracias a su sencillez y baja frecuencia de conmutación, basta con generar una secuencia de activación de los módulos o interruptores que componen el convertidor, así se suman las tensiones y se genera la “escalera” con la forma de onda deseada.




Fig. 23 Ángulos de disparo y forma de onda de salida de una SCM.

Para el cálculo de los ángulos de disparo vistos en la Fig. 23, primero debemos tener en cuenta el número de niveles del convertidor N , para así calcular el número de ángulos necesarios para generar la secuencia de activación M , utilizando las siguientes fórmulas:

Siendo N impar:

$$M = \frac{(N-1)}{2}$$

Siendo N par:

$$M = \frac{(N-2)}{2} \quad (13)$$

Ahora bien, se procede a calcular los ángulos de disparo por medio de la siguiente fórmula:

$$\alpha_n = \sin^{-1}\left(\frac{2n-1}{2M}\right) \quad (14)$$

Donde $n = (1,2,3,\dots,M)$

Para reducir el THD de la señal de salida se lleva a cabo un cálculo de los ángulos de disparo óptimos, dependiendo de los armónicos que se quieran eliminar. Esto se realiza definiendo una expresión la cual relacione el THD en función de M , siendo este el número de ángulos a calcular, también se ven involucrada la expansión de las series de Fourier general para una señal senoidal escalonada.[18]

4.2 MODULACIÓN A ALTA FRECUENCIA

En el inicio los generadores de señales PWM involucraron circuitos analógicos ya sea para generar las ondas o para realizar la comparación por medio de amplificadores operacionales y otros elementos, hoy en día existen diferentes herramientas para generar dichas secuencias, entre ellos están los microprocesadores de alto rendimiento, Procesadores digitales de señales o más conocidas como DSP, Dispositivos lógicos programables o PLD's o incluso tarjetas de desarrollo como las FPGA's y sistemas embebidos propios para este tipo de aplicaciones de distintos fabricantes. A continuación, se observa una variación en cómo se disponen las señales portadoras para realizar la comparación respecto a la señal moduladora.




Fig. 24 Estructura de modulación

Para comprobar el funcionamiento de los tipos de modulación a alta frecuencia y seleccionar la opción que mejor rendimiento aporta en el convertidor MMC, se simuló en el software Simulink un grupo de 8 señales triangulares (portadoras) con diferentes niveles de referencia comparadas con una señal sinusoidal (moduladora) Fig. 24, para posteriormente verificar su correcta modulación en el convertidor de 9 niveles a lazo abierto simulado en la Fig. 25.




Fig. 25 convertidor MMC 9 niveles a lazo abierto

Utilizando la estructura presentada en Fig. 24 se simulan las diferentes variaciones de modulación los cuales son aplicados en el convertidor a lazo abierto (Fig. 25) y sin filtro para posteriormente realizar un análisis en frecuencia, mediante la transformada rápida de Fourier (FFT) de cada una de las simulaciones y elegir la modulación óptima en cuanto a THD.

4.2.1 Alternative phase opposite disposition (APOD)

En esta primera variación las señales triangulares están dispuestas cada una con un desfase de 180 grados con respecto a cada triangular consecutiva; además del offset que presenta cada señal con respecto a las demás. [14]




Fig. 26 APOD con señal de referencia (Moduladora).

Para verificar el funcionamiento de esta variación de la modulación SPWM se realiza la simulación en SimuLink, obteniendo así el THD y la composición armónica, para compararlos frente a otras variaciones, en este caso obtenemos un THD de 13.75% y la composición armónica de la señal se puede apreciar en la Fig. 27.




Fig. 27 Resultados THD para la modulación APOD.

4.2.2 In phase disposition (IPD)

Se tiene una segunda variación que tal como su nombre lo indica; están todas las señales triangulares dispuestas en fase, en lo único que difieren las señales es en su nivel de offset. [14]




Fig. 28 IPD con señal de referencia (Moduladora).

Si se simula la anterior disposición de fases en las portadoras, resulta una mejoría haciendo de ésta una de las mejores opciones para la modulación, ya que se disminuye 0.1% el THD total y además aparecen armónicos con menos amplitud en comparación con las otras variaciones.




Fig. 29 Resultados THD para la modulación IPD.

4.2.3 Phase opposition disposition (POD)

En la última variación llamada “Disposición opuesta de fase”, nótese que existe un espejo sobre el eje horizontal y que cada señal además de su nivel de offset presenta un desfase de 180 grados con respecto a su contraria tomando como referencia el eje horizontal. [14]




Fig. 30 POD con señal de referencia (Moduladora).

En la última variación, aparece en los resultados que se tiene un THD exactamente igual al de la APOD e incluso su contenido armónico es muy similar, pero en comparación a la IPD la amplitud de los armónicos distintos a la fundamental posee amplitudes muy elevadas, resultando así poco viable.




Fig. 31 Resultados THD para la modulación POD.

Todas las variaciones presentadas generan los pulsos necesarios para la modulación en este tipo de convertidores, pero resulta conveniente elegir una de ellas con un criterio, con base en resultados de un software de simulación. De los anteriores casos la modulación más apta para utilizar es la IPD (Fig. 28), es decir todas las portadoras en fase. Además, la simetría de estas señales portadoras permite que su implementación se torne más práctica tanto de manera análoga como digital.

Tabla VI
Porcentaje de THD según tipo de modulación

Tipo de modulación	Thd
Alternative phase opposite disposition (APOD)	13,75%
In phase disposition (IPD)	13,64%
Phase opposition disposition(POD)	13,74%

4.3 CONTROL

El criterio principal para determinar el tipo de controlador a utilizar está definido por el tipo de carga para la cual se diseña el convertidor; esto se debe a que hay ciertos controladores que poseen limitaciones frente a algunas perturbaciones; y su respuesta puede no ser la adecuada, afectando la salida del sistema en general. El presente texto se centra en el diseño de un controlador PI clásico debido a su facilidad de métodos de sintonización, alto rendimiento y fácil implementación; además el hardware está diseñado para manejar cargas completamente resistivas.

El controlador proporcional integral responde de manera correcta frente a perturbaciones y referencias constantes, es decir, cuando las cargas conectadas al convertidor son cargas lineales; este tipo de controlador tiene como propósito obtener una respuesta estable eliminando el error de estado estacionario.[19]

En los casos en que la carga que se conecta a la salida del convertidor es de una naturaleza distinta a la resistiva; es decir, cargas RL, RC, RLC y cargas no lineales como por ejemplo un puente de diodos con una carga altamente inductiva; entonces, la estrategia de control varía también, de manera que se deben utilizar otro tipo de controladores. Una de las técnicas más comunes es conocida como DQ , en donde se ve implicada la transformación α/β la cual permite transformar las variables de la corriente alterna al dominio DQ donde se tiene cantidades

equivalentes pero constantes en el tiempo, que a su vez son proporcionales a la potencia activa y reactiva, permitiendo el diseño de controladores PI que brindan un alto rendimiento. [20]-[21] Este tipo de controlador es comúnmente utilizado en aplicaciones donde sea necesario controlar magnitud y fase con cargas R, RL, RC y RLC. También ha sido muy tratado una estrategia de control que se aplica a inversores con filtros LCL a su salida o inversores que ven cargas no lineales a su salida, los filtros LCL tienen gran aplicación gracias a su notable atenuación de armónicos con respecto a otras topologías, a pesar de ello es un sistema de tercer orden el cual puede llegar a afectar el rendimiento y generar variaciones de la impedancia de los convertidores gracias a los efectos de resonancia indeseados que se producen,[20] el controlador debe encargarse de que las corrientes de estado estacionario tengan el menor THD posible; los controladores resonantes pueden tener una o varias frecuencias de resonancia dependiendo de la aplicación y entre los más utilizados están el PR y el PR+H, controlador proporcional resonante y controlador proporcional de múltiples resonancias respectivamente; el PR+H permite además de seguir la referencia de la frecuencia fundamental de la red, eliminar las armónicas para las cuales se ha sintonizado el controlador.[22] Este tipo de controlador permite controlar magnitud, fase y como acabamos de mencionar, armónicas de tensión en específico y se utiliza en aplicaciones donde se conectan cargas de cualquier naturaleza incluyendo cargas no lineales.

4.3.1 Diseño del controlador

Para mantener una tensión de salida constante se diseña un controlador escalar tipo PI, debido a que el convertidor está enfocado a cargas netamente resistivas; por lo tanto, basta con controlar sólo la tensión para mantener constante la salida del convertidor.

Inicialmente se define que el convertidor es una ganancia de 170, ya que es la tensión máxima que produce en su salida con un índice de modulación igual a 1; el índice de modulación es la variable para controlar o variable de control; adicionalmente el filtro LC de salida define el comportamiento dinámico de todo el convertidor. Es decir que el sistema a utilizar como planta estaría representado por la función de transferencia de un filtro LC de segundo orden con una ganancia de 170, teniendo así entonces la siguiente función de transferencia.

$$G(s) = \frac{170}{1+LCS^2} \quad (15)$$

El controlador consta de dos partes; una parte proporcional equivalente a una ganancia (K_p) y otra parte integral; compuesta por un integrador con una ganancia (K_i)

$$C(s) = K_p + \frac{K_I}{s} = \frac{K_p s + K_I}{s} \quad (16)$$

A partir del error e , el controlador genera el índice de modulación Ma más adecuado y se puede observar gráficamente en el siguiente diagrama de bloques:




Fig. 32 Diagrama de bloques de un sistema realimentado.

Aplicando reducción de bloques se obtiene la función de transferencia en lazo cerrado del sistema junto con el controlador, representado como $T(s)$.

$$T(s) = \frac{C(s)G(s)}{1+C(s)G(s)} \quad (17)$$

Se reemplaza $C(s)$ y $G(s)$, se aplican procedimientos algebraicos para llevar la función de transferencia a la forma canónica de 3er orden; esto con el fin de poder igualar los términos con los parámetros correspondientes al comportamiento del sistema.

$$T(s) = \frac{170}{s^3 + s\left(\frac{170K_p + 1}{LC}\right) + \frac{170K_I}{LC}} \quad (18)$$

Ahora bien, resta calcular las constantes del controlador K_p y K_i , para ello se establecen entonces los parámetros de respuesta del sistema, como tiempo de estabilización t_s , factor de amortiguamiento ζ y banda de tolerancia ε ; una vez se

definen dichos parámetros se igualan los términos del denominador y se despejan los valores K_p y K_i , Ecuaciones (21) (22) de la siguiente manera.

$$t_s = \frac{-Ln(\varepsilon)}{\zeta\omega_n} \quad (19)$$

$$S^2 + (2\zeta\omega_n)S + \omega_n^2 \quad (20)$$

$$\frac{170K_p + 1}{LC} = 2\zeta\omega_n$$

$$K_p = \frac{2\zeta\omega_n LC - 1}{170} \quad (21)$$

$$\frac{170K_i}{LC} = \omega_n^2$$

$$K_i = \frac{\omega_n^2 LC}{170} \quad (22)$$

De la Ecuación (20), se despeja la frecuencia natural ω_n , L y C corresponden a los valores del filtro de salida del convertidor, al tener el denominador de tercer orden en T(s), se iguala al denominador de una ecuación de segundo orden y se adiciona un polo por lo menos 20 veces más alejado que los otros polos; esto no afecta el comportamiento del controlador.

4.3.2 Síntesis del controlador

Gracias a que existen tarjetas de desarrollo diseñadas específicamente para este tipo de aplicaciones, como por ejemplo la tarjeta Launchpad F280049C, desarrollada por Texas Instruments; esta tarjeta tiene incorporado microprocesadores de alto rendimiento, un gran número de módulos PWM para generar señales de activación de interruptores de potencia con los respectivos tiempos muertos, módulos ADC y la posibilidad de conectarse con el software de simulación de Matlab (SimuLink) de manera RTI y HIL, resultando muy útil para las aplicaciones de potencia vistas en el presente documento.



Fig. 33 Tarjeta LaunchPad Piccolo MCU F280049C. [23]

Mediante SimuLink se configuran los bloques correspondientes a los módulos internos de la tarjeta, así como también se sintetiza en bloques el controlador calculado.




Fig. 34 Bloque en SimuLink y configuración de los módulos PWM.




Fig. 35 Bloque en SimuLink y configuración del módulo ADC.

La DSP mostrada en la Fig. 33, se encarga de compilar el código a lenguaje C y mediante un cable de transmisión de datos se carga dentro de la memoria de la tarjeta, el código es generado por el software SimuLink en conjunto con el software propio de programación de la tarjeta. De esta manera se puede implementar un lazo cerrado en el cual se unifica hardware y software por medio de un ADC, para que el código compilado por el software genere la acción de control, tal como se puede ver en la siguiente figura.




Fig. 36 Ubicación del controlador dentro del sistema.

En la Fig. 37, se observa el controlador sintetizado en el software, pero además se aprecia un lazo adicional al controlador mismo, encerrado en color rojo; este lazo tiene como propósito mitigar un fenómeno el cual le ocurre a controladores que contengan una componente integral, es decir, este fenómeno ocurre en los

controladores *PI - PID* y lo han denominado y tratado en la literatura como “Windup”, el fenómeno consiste en que se produce una saturación en los actuadores debido a la cantidad de error acumulado en la componente integral cuando la acción de control supera los límites del actuador, es por ello que se ve necesario implementar el lazo anti-windup para no afectar la salida del controlador; ya que esto influye directamente en el rendimiento del sistema de control.[24]




Fig. 37 Controlador implementado en SimuLink.

Para implementar el lazo anti-windup se requiere de una manera u otra evitar que el error se acumule; esto se logra mediante varios métodos, por ejemplo, el visto en la Fig. 37, que consiste en reiniciar la integral del error. Otra manera sería detener la acumulación del error ya sea cuando esté dentro de ciertos límites establecidos o cuando la salida se sature; existen otros métodos un poco más complejos que consiste en algoritmos que realizan un recálculo de la integral según el comportamiento del sistema y esto se logra añadiendo otro lazo de realimentación.

Tabla VII

Valores calculados para el diseño del controlador.

Constantes del controlador	Características del diseño
$K_p = 5.88e3$	$W_n = 110.57$
$K_i = 5.034e-6$	$t_s = 49.99 \text{ ms}$
$K_d = 0$	$\zeta = 0.707$

5. ENTORNO DE SIMULACION

Resumen – En este capítulo se presenta todo el entorno de simulación del convertidor modular multinivel, el cual fue previamente diseñado y calculado en capítulos anteriores. Por medio de software se verifica su correcto funcionamiento antes de pasar a la etapa de implementación.

La selección del software MatLab-Simulink como entorno de simulación y programación del controlador se estableció, en consecuencia, de su facilidad, funcionalidad y robustez. Así mismo, el hardware (LaunchPad Piccolo MCU F280049C), encargado de generar las señales de control permite su programación en este software, favoreciendo drásticamente el diseño y desarrollo de las señales de control del dispositivo reduciendo tiempo de desarrollo.

5.1 SIMULACIÓN DEL SISTEMA

La simulación del sistema completo es de vital importancia ya que este entorno integra todas las etapas del proceso de conversión de energía como fuentes de alimentación, puentes inversores, señales de control según parámetros específicos de modulación, filtrado de la señal de salida y carga lineal. Este modelo, busca recrear con alta precisión el comportamiento del circuito electrónico y las componentes que lo controlan, verificando así, su correcto funcionamiento y cálculos realizados previamente.




Fig. 38 Modelo del sistema completo.

El sistema modelado en la Fig. 38, consta principalmente de 4 puentes H conectados en cascada los cuales disponen de una fuente DC independiente de 43 V, suministrando la tensión necesaria por módulo para generar una onda sinusoidal a la salida de 120 Vrms. Por otro lado, se cuenta con un bloque que genera y controla las señales encargadas de la activación de los transistores de manera independiente, utilizando la modulación in phase disposition (IPD) presentada en el capítulo anterior. Por último, un filtro LC de primer orden conectado a la salida del convertidor para el filtrado de la señal sintetizada por los módulos.

Los resultados obtenidos en simulación fueron los siguientes:

- En la Fig. 39, se muestra la tensión de salida del convertidor a lazo cerrado (Línea azul), evidenciando la acción de control en comparación con una senoide de 60 Hz y 170 Vpk (Línea roja).




Fig. 39 Tensión de salida y tensión de referencia.

- En la Fig. 40, se muestra la tensión de salida sin filtrar con sus 9 niveles de tensión (170, 127, 85, 43, 0, -43, -85, -127, -170) Vdc, junto con su tensión filtrada.




Fig. 40 Tensión de salida filtrada y sin filtrar.

- Por medio de un arreglo de cargas resistivas lineales (Fig. 41), se verifica el correcto funcionamiento del sistema a lazo cerrado frente al cambio de impedancia a la salida del convertidor de tensión (Fig. 42) en un periodo de tiempo variable.




Fig. 41 Arreglo de cargas variable.




Fig. 42 Tensión y corriente de salida con carga variable.




Fig. 43 Respuesta del controlador del sistema frente a un escalón.

5.2 MODULACIÓN

La modulación seleccionada para la implementación del hardware fue In phase disposition (IPD) representada en la Fig. 44, siendo esta una de las modulaciones con menor contenido armónico en su salida de tensión sinusoidal. Además, de su facilidad para implementarse en hardware por la simetría de sus portadoras.




Fig. 44 IPD con señal de referencia (Moduladora).

Como se mencionó previamente en el capítulo anterior, el dispositivo dispuesto para la generación y control de los pulsos de activación de los elementos de conmutación es la tarjeta LaunchPad Piccolo MCU F280049C. Por medio de la librería “Embedded Coder Support Package for Texas Instruments C2000 Processors” del software de simulación Simulink, se puede compilar el código en lenguaje C del dispositivo por medio de bloques lógicos y análogos como Gpio, Adc, Pwm, entre otros. Debido a que la configuración del bloque pwm (Fig. 45), solo dispone de un contador el cual está configurado en modo ascendente/descendente (Recuadro verde Fig. 45) para generar una señal triangular a 4860 Hz, donde el período del contador se calcula con la Ecuación (23) teniendo en cuenta que la frecuencia de reloj de la tarjeta son 100 MHz.

$$Timer\ period = \frac{1}{2} \cdot \frac{f_{clk}}{f_{pwm}} \quad (23)$$




Fig. 45 Configuración del módulo de salida pwm.

Por consiguiente, para emular la modulación IPD de la Fig. 44, con solo una señal triangular como portadora, se utilizaron 8 señales moduladoras sinusoidales con una amplitud 8 veces mayor y con un offset múltiplo de la amplitud de la señal triangular con el objetivo de que se genere la comparación en diferentes niveles de la señal seno, 4 en su semiciclo positivo y 4 en el negativo.




Fig. 46 Emulación modulación IDP.

Para realizar la emulación se utilizaron los bloques de la Fig. 47, donde la etiqueta S es la señal sinusoidal, la etiqueta A es el índice de modulación del inversor y las constantes C son el offset múltiplo de amplitud de la señal triangular.




Fig. 47 Configuración de bloques para emulación de la modulación IDP.

Los resultados obtenidos en simulación fueron los siguientes:




Fig. 48 Pulsos de activación puente 1.

En la Fig. 48 se evidencia la secuencia de conmutación de los dispositivos IGBT's del primer puente, el cual está encargado de aportar la parte superior de la onda sintetizada de salida. Esto se logra comparando dos señales sinusoidales con la señal triangular como se observa en la Fig. 47 a los 4 ms.




Fig. 49 Pulsos de activación por puente.

Como se explicó anteriormente el proceso de conmutación del primer puente, en la Fig. 49 se muestra la secuencia de conmutación que realiza cada uno de los cuatro puentes. Sintetizando así, una onda de tensión eléctrica sinusoidal a la salida del convertidor.

6. VERIFICACION EXPERIMENTAL

Resumen – Se presentan los resultados obtenidos al realizar las pruebas correspondientes al desarrollo del hardware junto con sus complementos; esto con el fin de corroborar que dichos resultados corresponden a los obtenidos en la teoría y simulaciones presentes en el documento. Se pretende también evidenciar el correcto funcionamiento del dispositivo en general utilizando diferentes cargas y sometiéndose a mediciones de los parámetros respectivos.

6.1 MODULACIÓN

Debido a que el máximo de canales disponibles en los osciloscopios limita la observación de todas las señales PWM al mismo tiempo, se tomó la señal PWM de cada módulo del convertidor y así se obtiene una mejor apreciación de la modulación del convertidor tal como se puede apreciar en la Fig.49, en la cual se evidencia el aporte de cada puente completo del hardware para la elaboración de una señal sinusoidal.




Fig. 50 Reconstrucción de pulsos de activación por módulo (experimentales).

Como se explicó previamente en el capítulo 2, la importancia de los tiempos muertos es fundamental para la protección de los interruptores de potencia y su óptimo funcionamiento. En la Fig.50 se muestra el tiempo muerto entre las señales de activación de los IGBTs complementarios en uno de los cuatro puentes completos, siendo este tiempo de aproximadamente 500 ns (Fig.48), el doble de tiempo t_{off} de los interruptores FGH20N60SFD.



Fig. 51 Tiempo muerto en señales de activación.

6.2 TENSIÓN Y POTENCIA DE SALIDA

De acuerdo con lo mencionado en capítulos anteriores, el hardware consta de 4 puentes H con su alimentación independiente. Se utilizaron 4 fuentes de alimentación DC del laboratorio de electrónica, las cuales tienen un voltaje máximo de 35 V en promedio cada una, una corriente máxima de 3A y una potencia de 350W.




Fig. 52 Especificación de las fuentes de alimentación del sistema.

Es importante aclarar que, debido a las restricciones tanto de tensión como de potencia de las fuentes de alimentación dispuestas para este trabajo, no se logran alcanzar los parámetros en los objetivos propuestos de 500 W y 120 Vrms. Obteniendo un valor menor al establecido, igualmente y sin cambios en el dimensionamiento del hardware, fue posible verificar su correcto funcionamiento en los demás campos como calidad de la señal y control de la tensión de salida.




Fig. 53 Fuentes de alimentación del sistema.

Ya que cada puente aporta su tensión y potencia de alimentación en la construcción de la señal sinusoidal, los parámetros de la señal de salida resultante fueron:

- Tensión aproximada de 135 Vpk. (Fig.55)
- Tensión aproximada de 93 Vrms. (Fig.55)
- Frecuencia de 60.61 Hz. (Fig.55)
- Potencia máxima aproximada de 320 W. (Fig.54)




Fig. 54 Potencia máxima medida a la salida del convertidor.

En el Anexo C se muestra el test bed y los pasos realizados para obtener esta medición.




Fig. 55 Tensión sinusoidal de salida.

Ahora bien, una de las ventajas del convertidor es que no es estrictamente necesario el uso de un filtro a su salida; esto se debe a que su tensión tiene una forma de onda muy aproximada a una señal sinusoidal (Fig.55).

6.3 CALIDAD DE SEÑAL

Uno de los principales problemas que este tipo de convertidores busca resolver es la distorsión armónica generada por los dispositivos cuyo funcionamiento se basa en la conmutación. Por medio de un analizador de redes se midió la calidad de tensión de salida del hardware implementado (Fig.56), cumpliendo los estándares recomendados por el instituto de ingeniería eléctrica y electrónica (IEEE) en su estándar IEEE 519-2014. “En el estándar IEEE 519-2014, se establecen las metas de diseño de los sistemas eléctricos que incluyen cargas lineales y no lineales, en este estándar se describen las formas de onda de tensión y corriente que pueden existir, como también los límites de distorsión de la forma de onda del sistema.” [25].

Tabla VIII
Simbología analizadora de redes.

Simbolo	Descripción
V1	Valor Eficaz de la Tensión de Fase
Vpk1	Valor de pico de la tensión de Fase
h01 - h49	Armónico 01 - Armónico 49
ThdV	Factor de Distorsión Armónica Total de la tensión
freq	Frecuencia de Red



Fig. 56 Resultados Analizador de redes.

Tabla IX
Componentes armónicos de la señal.

Armónico	Tensión	Porcentaje de tensión
h0	14.2 V	15.5%
h1	91.2 V	100%
h2	3.5 V	3.9%
h3	2.5 V	2.8%
h4	1.2 V	1.4%

Obteniendo un porcentaje de THD mucho menor del recomendado para convertidores con tensiones nominales inferiores a los 1000 V, como se muestra en la Tabla 8.

Tabla X

Límites de distorsión de tensión. [25]

Barra de tensión V	Armónico individual (%)	Distorsión armónica total THD (%)
$V < 1 \text{ KV}$	5.0	8.0
$1 \text{ KV} < V < 69 \text{ KV}$	3.0	5.0
$69 \text{ KV} < V < 161 \text{ KV}$	1.5	2.5
$161 \text{ KV} < V$	1.0	1.5

De igual manera, se realizó un análisis espectral en el osciloscopio por medio de la transformada rápida de Fourier (Fig.57). Evidenciando que la mayor parte de su magnitud se encuentra en su componente fundamental a 60 Hz.




Fig. 57 Análisis espectral FFT de la tensión de salida.

CONCLUSIONES

- En la generación de energías renovables, los convertidores de potencia constituyen un pilar fundamental y es necesario mantener la eficiencia energética de todo el sistema de conversión; esto se logra mejorando el rendimiento de los convertidores aplicando técnicas de modulación y control cada vez más novedosas, es por ello que para elegir la forma de realizar la modulación se simulan las diferentes opciones y se elige el mejor resultado, mientras que para elegir la técnica de control se tiene en cuenta el tipo de carga para la cual se diseña el convertidor. Además, influyen en la optimización del convertidor, implementar de manera correcta los filtros y demás circuitos adicionales como lo son drivers y redes snubber; por lo que se efectúan los análisis y cálculos correspondientes para elegir los valores adecuados en los componentes y obtener el mayor rendimiento del convertidor.
- El proceso de diseño del convertidor prueba su fiabilidad basándose en el comportamiento observado en la onda de salida. Al momento de variar el valor de la carga, el controlador calculado consigue mantener la tensión de salida constante. Adicional se resalta el poco sobrecalentamiento de los dispositivos de conmutación, esto gracias no sólo a los disipadores de calor sino también a los circuitos “snubber” implementados, esta disminución del estrés de los dispositivos se traduce en un mejor rendimiento general del sistema, asimismo también aportan los filtros EMI y filtro de salida a una mejoría en cuanto a la calidad de la señal de salida disminuyendo el THD total, de un 14% (Sin filtros) a un 5%(Con filtros); para el diseño de los filtros se utilizan capacitores de poliéster que gracias a sus altos coeficientes de temperatura y resistencia de aislamiento presentan un mejor desempeño ya que no aumentan su temperatura significativamente al experimentar grandes corrientes, a diferencia de los capacitores electrolíticos que sí elevaron su temperatura en este convertidor, razón por la cual se reemplazan.
- En el diseño del hardware se hizo referencia a la modularidad presente en el nombre de esta topología, siendo todos los módulos exactamente iguales, se generó una estructura que además de ser robusta, permite añadir o disminuir la potencia, ahorrar espacio, costos, y permite un fácil mantenimiento o reparación en caso de fallas; a pesar de ello también se deben tener en cuenta las desventajas de este tipo de convertidores como se puede evidenciar en la realización del presente trabajo, entre ellos están el incremento de la cantidad de interruptores necesarios y la complejidad para implementar la modulación y los algoritmos de control a la hora de aumentar los niveles del convertidor, siendo necesario la utilización de microcontroladores con un número alto de salidas PWM. Por otro lado, gracias a los porcentajes de THD y demás resultados obtenidos, se concluye que el convertidor

cumple con la normatividad en cuanto a calidad de energía y se logra con éxito el objetivo de control planteado al inicio del proyecto.

REFERENCIAS

- [1] O. A, P. Sanchis, A. Guerrero, L. Marroyo, "Semiconductores de potencia. Evolución y tendencias". Mundo Electrónico, no. 306. Febrero 2000.
- [2] S. González, S. Verne and M. Valla, "Multilevel converters for industrial applications". CRC Press, 2013, p. 1.
- [3] B. Suh, G. Sinha, M. Manjrekar, T. Lipo, "Multilevel Power Conversion – An Overview Of Topologies And Modulation Strategies", 6th International Conference On Optimization of Electrical and Electronic Equipments (OPTIM' 98). Vol. 2, pp. AD11- AD24, 1998.
- [4] S. Du, A. Dekka, B. Wu, y N. Zargari, "Modular multilevel converters: analysis, control, and applications". Piscataway, NJ: Hoboken, New Jersey: IEEE Press ; Wiley, 2018.
- [5] C. Newton, M. Sumner, "Multi-level convertors. A real solution to médium/high voltaje drives?". Power Engineering Journal, Vol. 12.1, pp. 21-26. Feb. 1998.
- [6] M. H. Rashid, "Electrónica de potencia - circuitos, dispositivos y aplicaciones". Vol. 3. University West of Florida, Estados Unidos: Pearson Education, 2004.
- [7] M. Pietzsch, "Convertidores CC/CA para la conexión directa a red de sistemas fotovoltaicos: comparación entre topologías de 2 y 3 niveles", Escola Tècnica Superior d'Enginyeria Industrial de Barcelona - Enginyeria Industrial, 2004
- [8] S. A. Menendez "Aportación al control del convertidor CC/CA de tres niveles" , Universitat Politècnica de Catalunya - Departament d'Enginyeria Electrònica, 2004.
- [9] A. M. Pernía "Protección eléctrica de semiconductores: Redes de ayuda a la conmutación disipativas y no disipativas", Universidad de Oviedo - Gijón, 1999, p.24 - 36.

[10] Electrical 4U, (2020. oct. 23). "Transistor bipolar de puerta aislada | IGBT". [Internet]. Disponible en <https://www.electrical4u.com/insulated-gate-bipolar-transistor-igbt/>

[11] Fairchild Semiconductor Corporation, "FGH20N60SFD 600V, 20A Field Stop IGBT" September ©2008, Rev A.

[12] Michele Sclocchi, "Input Filter Design for Switching Power Supplies", Application Engineer, National Semiconductor, Literature Number: SNVA538.

[13] Y. Deng, K. H. Teo, C. Duan, T. G. Habetler and R. G. Harley, "A Fast y Generalized Space Vector Modulation Scheme for Multilevel Inverters," in IEEE Transactions on Power Electronics, vol. 29, no. 10, pp. 5204-5217, Oct. 2014, doi: 10.1109/TPEL.2013.2293734.

[14] D R. Barragán, "Diseño del control de convertidores multinivel modulares para aplicaciones de alta potencia con base en técnicas de simulación RealTime, " Facultad de ingeniería, Universidad de los Andes, Bogotá D.C. 2012.

[15] Georgios Konstantinou, Mihai Ciobotaru, Vassilios G. Agelidis, "*Selective harmonic elimination pulse-width modulation of modular multilevel converters*", IET Power Electronics, Vol. 6, No. 1, pp. 96-107, 2013 IET UNSW Australia.

[16] Y. Deng, K. H. Teo, C. Duan, T. G. Habetler and R. G. Harley, "*A Fast and Generalized Space Vector Modulation Scheme for Multilevel Inverters*," in IEEE Transactions on Power Electronics, vol. 29, no. 10, pp. 5204-5217, Oct. 2014, doi: 10.1109/TPEL.2013.2293734.

[17] Y. Deng and R. G. Harley, "*Space-Vector Versus Nearest-Level Pulse Width Modulation for Multilevel Converters*," in IEEE Transactions on Power Electronics, vol. 30, no. 6, pp. 2962-2974, June 2015, doi: 10.1109/TPEL.2014.2331687.

[18] E. Barbie, R. Rabinovici and A. Kuperman, "Closed-Form Analytic Expression of Total Harmonic Distortion in Single-Phase Multilevel Inverters With Staircase Modulation," in IEEE Transactions on Industrial Electronics, vol. 67, no. 6, pp. 5213-5216, June 2020, doi: 10.1109/TIE.2019.2922934.



- [19] R. Ortega a, O. Carranza, J C. Sosa a, V. García a, R. Hernández, “*Diseño de controladores para inversores monofásicos operando en modo isla dentro de una microrred*”. Revista Iberoamericana de Automática e Informática industrial 13 (2016) 115–126, © 2015 CEA. Publicado por Elsevier España, S.L.U. Este es un artículo Open Access bajo la licencia CC BY-NC-ND.
- [20] S. A. Khajehoddin, M. Karimi-Ghartemani, A. Bakhshai and P. Jain, "A Power Control Method With Simple Structure and Fast Dynamic Response for Single-Phase Grid-Connected DG Systems," in IEEE Transactions on Power Electronics, vol. 28, no. 1, pp. 221-233, Jan. 2013, doi: 10.1109/TPEL.2012.2197866.
- [21] M. Ebrahimi, S. A. Khajehoddin and M. Karimi-Ghartemani, "Fast and Robust Single-Phase $\$DQ\$$ Current Controller for Smart Inverter Applications," in IEEE Transactions on Power Electronics, vol. 31, no. 5, pp. 3968-3976, May 2016, doi: 10.1109/TPEL.2015.2474696.
- [22] C. A. Busada, S. G. J y J. A. Solsona, "Resonant Current Controller With Enhanced Transient Response for Grid-Tied Inverters," in IEEE Transactions on Industrial Electronics, vol. 65, no. 4, pp. 2935-2944, April 2018, doi: 10.1109/TIE.2017.2750614.
- [23] Texas Instruments, (2020. oct. 23). " C2000 Piccolo MCU F280049C Kit de desarrollo LaunchPad ". [Internet]. Disponible en <https://www.ti.com/tool/F280049C>
- [24] J E Rodríguez, J. E Cote, “*Estrategia anti-windup por recálculo y seguimiento en controladores PID difusos directos*”, Revista Facultad de Ingeniería (Rev. Fac. Ing.) Vol. 28 (53), pp. 119-139. Octubre-diciembre 2019. Tunja-Boyacá, Colombia. L-ISSN: 0121-1129, e-ISSN: 2357-5328
- [25] Juan D. Franco, John N. Echeverry, “*Presencia de armónicos en redes de baja potencia*”, Facultad de ingeniería eléctrica, Universidad Tecnológica de Pereira, 2018.
- [26] W., Macena, y B Guirau, y F., Marcato, “*Circuito microinversor aplicado a sistemas fotovoltaicos autónomos*,” 2016.



[27] C. Citro, P. Siano and C. Cecati, "Designing Inverters' Current Controllers With Resonance Frequencies Cancellation," in IEEE Transactions on Industrial Electronics, vol. 63, no. 5, pp. 3072-3080, May 2016, doi: 10.1109/TIE.2016.2516507.

[28] C. A. Busada, S. G. Jorge y J. A. Solsona, "Resonant Current Controller With Enhanced Transient Response for Grid-Tied Inverters," in IEEE Transactions on Industrial Electronics, vol. 65, no. 4, pp. 2935-2944, April 2018, doi: 10.1109/TIE.2017.2750614.

ANEXOS


Anexo A. PCB





Se muestra el diseño de las PCB (printed circuit board) realizado en el software Eagle con su respectiva tarjeta revelada en la parte inferior, así como también se muestra el convertidor con todos sus componentes y los cuatro módulos ensamblados.

Anexo B. Banco de carga



El banco de carga utilizado está compuesto por un juego de resistencias en paralelo cuya potencia máxima es de 3 Kw, cuando la carga monofásica tiene un valor de 12 Ω . Esto permitió realizar pruebas con diferentes valores de carga y poder observar cómo evolucionaba la tensión y la corriente.

Anexo C. Test bed



- Se enciende la fuente de alimentación que energiza el sistema.
- Se encienden las fuentes que alimentan el bus DC de cada módulo.
- Se verifica la forma de onda de salida en el osciloscopio, que tenga el valor de tensión y la frecuencia esperados.
- Con ayuda del multímetro y la pinza amperimétrica medimos tensión y corriente RMS.
- Se disminuye la carga progresivamente iniciando en $313\ \Omega$ hasta llegar a un valor de $24\ \Omega$, para este valor de carga se obtuvo la potencia máxima del convertidor.
- En el siguiente link se presenta de forma más detallada los puntos anteriores.
<https://www.youtube.com/watch?v=SZdHNIfugDM>